本文由半导体产业纵横（ID：ICVIEWS）综合

随着芯片尺寸的增加，12英寸晶圆的容量逐渐显得不足。

台积电在研究一种新的先进芯片封装方法，使用矩形基板，而不是传统圆形晶圆。据可靠消息源透露，台积电的矩形基板目前正处于严格的试验阶段。其尺寸达到510mm x 515mm，对比12寸晶圆的尺寸，这一创新设计使得基板的可用面积较圆形晶圆大幅提升，高达三倍以上，可放更多芯片。

不仅如此，新基板还有助于减少生产过程中的损耗，进一步提升了制造效率。

尽管此项研究尚处早期，但已面临一系列技术挑战。尤其是在新形状基板上进行尖端芯片封装时，光刻胶的涂覆成为了一个关键的瓶颈。这要求台积电这样的芯片制造巨头发挥其深厚的财力优势，推动设备制造商进行设备设计的革新。

在当前的科技浪潮中， AI服务器、高性能计算（HPC）应用以及高阶智能手机 AI化正不断推动半导体产业的发展。在这样的背景下，台积电3纳米家族制程产能成为了市场上的热门焦点。据悉，其产能已经供不应求，客户的排队现象已经延续至2026年。

目前，台积电为英伟达、AMD、亚马逊和谷歌等公司生产的AI芯片使用的是12英寸硅晶圆，这是目前最大的晶圆尺寸。然而，随着芯片尺寸的增加，12英寸晶圆的容量逐渐显得不足。据摩根士丹利的估计，较早的H200和H100芯片可以在一片晶圆上封装大约29套，而12英寸晶圆上只能制造16套B200，这还是在生产良率达到100%的理想情况下。

在摩尔定律推动下，生产成本不断下降，也带来了技术革新。为了提高产品的生产效率和利润，晶圆尺寸的扩大和芯片线宽的减小是集成电路行业技术进步的两条主线。

通常来讲，半导体行业每十年升级fab架构来增加晶圆直径，而同时工艺制程则是保持在每两年一个节点的速度。随着纳米尺度逼近物理极限，工艺节点的技术进步已经放缓，晶圆尺寸的增加变得越来越重要。

晶圆尺寸越大则每片晶圆上可以制造的芯片数量就越多，从而制造成本就越低。晶圆尺寸从早期的2英寸（50mm）、4英寸（100mm），发展到6英寸（150mm）、8英寸（200mm）和12英寸（300mm），大约每10年升级一次。

目前世界上芯片的产能超过70%是12寸(300mm)晶圆，而第一条12寸Fab线迄今已近二十年，为什么我们还看不到下一代18寸(450mm)晶圆厂呢？

研发成本

在探讨18英寸晶圆的主要挑战时，首要问题是其巨大的成本。尽管450mm晶圆能够降低Die成本，但实现这一目标并非易事。据推算，从150mm到200mm，花费了近15亿美元；而从200mm到300mm，投入了116亿美元，几乎成本增长了8倍。推进到450mm规模将需要超过1000亿美元的研发成本。

时间与设备成本

晶圆尺寸迁移所需的设备成本和时间成本使得前进步伐放缓。虽然450mm晶圆的面积是300mm的两倍多，但生产时间却远远超过两倍。SEMI曾预测每个450mm晶圆厂将耗资100亿美元，但单位面积芯片成本只下降8%。这种高额资金压力以及效率提升不明显的情况导致行业对转向450mm制程步伐放缓。

低良率

良率也是一个巨大挑战。晶圆尺寸越大，对工艺、设备和材料的要求就越高。良率的不可预测性增加了风险。晶圆直径越大，晶圆利用率更高，芯片数量更多，但在实际应用中，因为约75%的硅晶片采用直拉法进行生产，在晶体生长过程中，直径越大，由于旋转速度不稳定导致晶格结构缺陷的可能性越大。因此，通过增大晶圆尺寸降低的成本不能弥补大直径导致晶圆不良率增加成本的时候，选用更大尺寸的晶圆进行生产就变得不经济。

因为种种限制因素，让曾经认真推动18英寸晶圆的台积电逐渐失去热情。蒋尚义回忆张忠谋与他开会，说台积电不该发展18英寸晶圆。台积电12英寸晶圆主要对手是联电、中芯国际等，规模都比台积电小，并且这些企业的资本无法与台积电相比，台积电能有更多的领先优势。但18英寸晶圆对手将是英特尔、三星等，这些大厂资本雄厚，且较台积电有更多收入来源，投资金额比台积电高，如果这样，台积电将会失去自己的竞争优势，会从池塘大鱼变成汪洋小鱼。张忠谋找蒋尚义开会不下 10 次，最终台积电决定不继续发展18英寸晶圆。

台积电2013年SEMICON West半导体大会举行期间，有场英特尔、三星、台积电与设备制造商ASML等厂商的闭门会议，台积电与其他公司同步了这个决定。蒋尚义表示，台积电将只开发先进制程，不再开发18英寸晶圆。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。