研究背景
鉴于量子计算领域的发展，构建容错的量子计算机已成为研究的热点。量子计算机的核心组成部分是量子比特（qubits），而要构建容错的量子计算机则需要大量的物理量子比特。其中，基于固态电子器件的量子比特技术备受关注，因为它们具有潜在的可扩展性和集成性。然而，这些技术面临着诸多挑战，包括器件制造的规模化、低温设备测试的效率以及工艺变异和产量等方面的问题。
自旋量子比特是一种重要的固态量子比特技术，其中的电子自旋被用作信息的存储单元。特别是，基于硅材料的自旋量子比特在控制保真度方面取得了显著进展，然而，器件制造的规模化和工艺变异仍然是亟待解决的问题。传统上，大多数自旋量子比特的研究是通过测试许多器件来找到具有满意性能的那一个，而随着自旋量子处理器尺寸的增加，这种筛选过程变得更加复杂和耗时。
成果简介
针对这一挑战，美国英特尔公司（Intel Corp.）Samuel Neyens, Otto K. Zietz，James S. Clarke等研究人员在Nature期刊上发表了题为“Probing single electrons across 300-mm spin qubit wafers”的最新论文。
本研究通过结合CMOS制造工艺和量子计算领域的技术，提出了一种新的测试方法和制造流程。首先，研究团队开发了一种基于低温晶片探针的测试过程，能够在低温条件下对数百个自旋量子比特器件进行高容量数据采集。其次，他们优化了一种工业兼容的制造工艺，以在硅材料上制造自旋量子比特器件，并且通过优化制造工艺来提高器件的可靠性和一致性。
图文导读
图1展示了他们提出的低温探针测量流程。该流程旨在实现对自旋量子比特器件的高容量数据收集和统计分析。首先，图1a展示了一个完整的自旋量子比特晶片的光学图像。通过光刻技术完成了所有的图案，其中包括量子点门的图案，这些图案通过极紫外光刻技术完成，允许探索不同的门间距。此外，所有器件子组件的制造都是基于基本的行业技术，包括沉积、刻蚀和化学机械抛光。这些工艺确保了在300毫米晶片上的高产量和低工艺变异。其次，图1b展示了低温探针测量流程的第二个步骤，即当晶片降温后，通过将器件垫片与探针针脚对准，使器件连接到测量电子学器件，从而实现对器件的电性能测量。在此过程中，使用了机器视觉反馈算法来精确地对齐器件垫片和探针针脚。器件垫片的大小为100×100μm²，间距为150μm。
图1c展示了器件连接到测量电子学器件后，可以进行的多种测量。这些测量包括门线电阻、欧姆接触电阻、载流子迁移率、门阈电压和在少量电子区域的跃迁电压等。通过这些测量，可以从多个角度全面评估器件的性能。最后，图1d展示了通过重复在晶片上的多个器件上执行这一过程，收集大量器件数据并进行统计分析的流程。该流程是全自动和可编程的，大大加快了器件数据收集的速度，相较于在低温容器中测试单个器件而言，提高了几个数量级。这样的自动化测试流程对于优化器件制造工艺和改善器件性能具有重要意义。
图2展示了通过改进门堆栈结构进行的工艺优化。在图2a中，展示了优化的自旋量子比特阵列的三维结构示意图。量子点由平面结构定义，活动门用于控制电荷累积，而后续的器件还整合了用于筛选/耗尽的第二个被动层。门电极由高介电常数复合堆栈或“高κ堆栈”隔离，而相邻的门则由“间隔”堆栈隔离。优化工艺涉及许多因素，其中包括减少高κ堆栈中的固定电荷和优化门层架构。研究者通过限制间隔工艺的温度来减少高κ堆栈中的固定电荷，从而改善了器件的性能。
图2b展示了15个晶片上的平均门阈值电压（VT）的改善情况。三种不同的制造流程被突出显示，并且每种流程约包含了4000个数据点。观察到在各个流程之间和晶片内部的VT变化显著减小。这些改进归因于固定电荷的减少，由于高κ堆栈本身的改进（堆栈A和B之间），以及后续处理的热预算的降低，以及额外筛选门层提供的更一致的约束。图2c中的阻挡-阻挡扫描也突显了在器件优化的每个阶段中量子点约束、无序性和稳定性的改善。
图3展示了来自12量子点（12QD）阵列的阈值电压统计信息。在图3a中，显示了在晶片上测得的12QD器件的I-V曲线。插图中显示了单个器件的I-V曲线，包括线性量子点阵列的27个门。图3b展示了一种代表性12QD器件的内联扫描电子显微镜图像上覆盖的测量配置示意图。图中量子点位置由虚线圆圈表示。门根据功能进行了虚色标记：推进门为黄色，障碍门为蓝色，储库门为绿色，筛选门为红色。图3c展示了12QD阵列上门VT值的直方图。数据来自晶片上232个12QD器件的测试。图3d展示了在匹配的门对之间计算的VT差异的直方图。这些数据表明，在晶片上取得了高一致性的器件性能，并且随着匹配的门对之间的VT差异的分析，可以评估器件用于电压共享应用的潜力。
图4展示了来自12QD阵列的单电子电压统计信息。图4a展示了一个典型的电荷感测测量示例。明亮的线代表量子点中的电子数量过渡。红星标记了提取的推进和障碍门的单电子（1e）电压位置。图4b展示了在12QD阵列上测得的推进和障碍电压的直方图。这些数据显示了跨300mm晶片采样的单电子量子点阵列中设置1e电荷状态所需的电压。图4c和d显示了来自两个晶片的单电子电压差异的直方图。图4e和f展示了在两个晶片上采样的单电子电压和二电子电压之间的比率的直方图。这些比率可以用来评估电压共享应用的器件的电压变化。图4g和h显示了在两个晶片上采样的1e转换时推进和障碍门之间的电压差异的直方图。这些结果表明，在量子点器件中，1e电压变化的主要来源是在高κ堆栈之上的门结构中的变化，而不是来自量子阱的深度。整体而言，这些数据表明，通过优化工艺流程，自旋量子比特器件的产量和性能得到了显着提高，为量子计算的进一步发展奠定了基础。
总结展望
本文通过实现具有高产量300毫米工艺的低无序性量子点，为制造高质量、高一致性的自旋量子比特提供了新的可能性，这对于未来量子计算机的发展至关重要。实验中展示的电荷感测数据表明，即便在单电子区域也能维持较低的无序性和较小的电压差异，这为实现电压共享协议和提升大规模自旋量子比特阵列的可行性奠定了基础。 此外，高单比特Clifford保真度的实现突出了在严格工业兼容的制造环境下仍能保持量子比特高性能的重要性，同时，平均相干时间的测量结果显示了28Si材质在抑制核自旋影响方面的潜力，指向了改善量子比特相干性的关键方向。
通过高容量低温测试与数据的大规模收集，该研究有效地加速了从原型到测试的过程，优化了量子设备的性能评估与筛选机制。这种方法不仅提高了器件的生产效率，还为理解和减少工艺中的变异及无序性提供了新的视角。最终，这些进展为构建可扩展的量子计算解决方案，以及实现在量子硬件上运行更复杂量子算法提供了坚实的基础，推动整个量子计算技术向前迈进了一大步。
文献信息
Neyens, S., Zietz, O.K., Watson, T.F. et al. Probing single electrons across 300-mm spin qubit wafers. Nature 629, 80–85 (2024).
