本文由半导体产业纵横（ID：ICVIEWS）综合

CoWoS产能吃紧，GB200拟提前至明年导入面板级扇出型技术。

为缓解CoWoS先进封装产能吃紧问题，供应链透露，英伟达（NVIDIA）正规划将其「地表最强AI芯片」GB200提早导入面板级扇出型封装（FOPLP），从原订2026年提前到2025年，提前引爆面板级扇出型封装商机。

外资最新报告也证实相关信息，并点出英伟达GB200超级芯片供应链已经启动，目前正在设计微调和测试阶段，商机一触即发。

外资最新报告预估，从CoWoS先进封装产能研判，今年下半年估计将有42万颗GB200送至下游市场，明年产出量上看150万~200万颗。

整体来看，在CoWoS产能供不应求的趋势下，扩产速度跟不上需求的脚步，业界预期将让同样是先进封装的面板级扇出型封装，成为纾解AI芯片供应的利器。

扇出型封装有两个分支，分别为晶圆级扇出型（FOWLP）及面板级扇出型（FOPLP）。高阶芯片尺寸愈变愈大，但半导体元件尺寸已到了几乎无法再微缩的地步，用封装技术来提升运算效能与可靠性，包括在玻璃基板上做出特殊薄膜制程与芯片推迭，成为业界主流，藉此进行异质整合封装布局，以面板级扇出型封装为市场新主流。尤其玻璃基板非常平，能进行更精准的刻蚀，可提高晶体管密度。

目前，在中国台湾地区封测厂当中，力成布局面板级扇出型封装脚步最快，该公司为抢进高阶逻辑芯片封装，已通过旗下竹科三厂全面锁定面板级扇出型封装和TSV CIS（CMOS图像传感器）等技术，强调通过扇出型封装，可进行异质整合IC。

力成先前曾说，正向看待面板级扇出型封装时代带来的商机，且与晶圆级扇出型封装相较，面板级扇出型封装产出的芯片面积多了2~3倍。

面板大厂群创则看好2024是集团跨足半导体的「先进封装量产元年」，扇出型面板级封装产品线一期产能已被订光，并规划于今年第三季度量产出货。

群创董事长洪进扬强调，先进封装技术（PLP）通过重布线（RDL）连接芯片，满足要求高可靠度、高功率输出且高质量的封装产品，取得国际一线客户的封装制程与信赖性认证，良率也获得客户肯定，今年即可量产。

全球四大CSP（云端服务供应商）微软、Google、亚马逊及META持续扩张AI建置，今年资本支出合计上看1,700亿美元规模。法人指出，受惠AI芯片需求涌出，但在硅中介层的面积增加，12英寸晶圆切出的数量减少，将使台积电旗下CoWoS（Chip on Wafer on Substrate）产能将持续供不应求。

CoWoS 可以分成CoW和WoS两个部分来看。CoW（Chip-on-Wafer）是晶片堆叠，WoS（Wafer-on-Substrate）是将晶片堆叠在基板上。加起来的CoWoS 就是把晶片堆叠起来，再封装于基板上。

英伟达GPU占全球八成的市占率，研调机构指出，预估至2024年底，台积电CoWoS产能月产能上看4万片左右，明年底再翻倍; 不过，随着英伟达发布B100和B200，单一芯片所使用中介层面积将较原本更大，代表从12寸晶圆上可获得的中介层数量将进一步减少，CoWoS产能依旧紧追GPU需求。

2011年以来，CoWoS迭代透露端倪，每一代的硅中介层持续成长，随着中介层面积的增加，可以从12英寸晶圆获得的中介层数量减少; 此外，安装的HBM数量以倍数在增加，并且HBM标准也持续提升。相关业者透露，该数量仅是将12英寸晶圆的面积除以中介层的面积所得到的值，因此实际数量要更少。

另外，在CoWoS中，GPU周围放置多个HBM（高带宽内存），HBM也被认为是瓶颈之一。

相关厂商表示，HBM也是一大难题，采用EUV层数开始逐步增加，以HBM市占率第一的SK海力士为例，该公司于1α生产时应用单层EUV，今年开始转向1β，并有可能将EUV应用提升3~4倍。

除技术难度提升外，随着HBM历次迭代，HBM中的DRAM数量也同步提升，堆叠于HBM2中的DRAM数量为4~8个，HBM3/3E则增加到8~12个，HBM4中堆叠的DRAM数量将增加到16个。

在双重瓶颈之下，短期之内仍难以克服。而竞争对手也相继提出解方，如英特尔以矩形玻璃基板，取代12英寸晶圆中介层，然而准备工作，也需要时间和研发投入，有待厂商突破。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。