在dCS的技术宣传文件里有一个名词：PLL（Phase-Locked Loop），这究竟是什么呢？

PLL中文名称为锁相环，这项技术从理论到产品应用是由法国工程师de Bellescize在实现。然而，直到集成式PLL成为一种成本相对较低的元件之后，锁相环才得到数字音频领域的广泛认可。

PLL电路存在于各种高频线路应用中，比如许多电子设备要正常工作，需要外部的输入信号与内部的时钟振荡信号同步，利用锁相环路就可以实现这个目的。通常应用在时钟净化电路、高性能无线电通信链路的本振（LO），以及矢量网络分析仪（VNA）中的超高速开关频率合成器。锁相环是一种反馈系统，其中电压控制振荡器和相位比较器相互连接，使得振荡器频率（相位）可以准确跟踪施加的频率或相位调制信号的频率。

锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

dCS在时钟电路里应用了PLL技术，从而确保了所有输入源、内部时钟和外置Master Clock主时钟的精确性，避免了时基误差产生，获得精准的音乐表现力。