据悉，三星DS部门存储业务部最近完成了HBM4内存的逻辑芯片设计。Foundry业务部方面也已经根据该设计，采用4nm试产。 待完成逻辑芯片最终性能验证后，三星将提供HBM4样品验证。
HBM渐成主流随着AI模型的规模和复杂性不断增长，它们会生成和处理越来越庞大的数据集，从而导致内存系统出现性能瓶颈。这些内存密集型操作会给内存层次结构带来压力，尤其是在训练大型神经网络等高吞吐量场景中。
我们看到CPU处理能力不断提高，遵循摩尔定律，但内存访问速度却没有保持同样的速度。专用 AI 硬件虽然能够实现极高的并行性，但受到内存延迟和带宽的限制。这种瓶颈通常称为内存墙，会严重影响整个系统的性能。为了应对这些挑战并缩小内存性能差距，人们正在探索3D堆叠内存技术等领域的进步，通常称为高带宽内存 (HBM)。
HBM采用3D堆叠架构，其中内存芯片垂直堆叠并通过硅通孔 (TSV) 互连。堆叠的DRAM通过中介层连接到处理器芯片。这减少了数据必须传输的物理距离，并允许更高的数据传输速率和更低的延迟。
对于性能和带宽至关重要的应用，HBM具有显著优势，尽管成本高、复杂度高，但它仍然是最可行的解决方案之一。随着计算工作量因人工智能和大数据的爆炸式增长而不断演变，管理和访问内存的新方法对于克服内存瓶颈至关重要。
而随着人工智能的复杂性不断增加，HBM在释放下一代人工智能硬件的全部潜力方面的作用将变得越来越重要。随着演变，下一代 HBM4和HBM4E技术将通过将接口宽度加倍至2048位来进一步满足AI工作负载的需求。
但是，随之而来的挑战，也是显而易见的。
三星电子改组新设HBM芯片研发团队在全球人工智能市场的规模持续扩张的背景下，三星电子进行大规模改组，组建一个专注于高带宽存储器（HBM）的研发团队，力争在半导体市场确保“超级差距”。
三星电子负责半导体业务的设备解决方案（DS）部门当天进行改组，新设HBM研发组。三星电子副社长、高性能DRAM（动态随机存取存储器）设计专家孙永洙（音译）担任该研发组组长，带领团队集中研发HBM3、HBM3E和新一代HBM4技术。
此外，三星电子还对先进封装（AVP）团队和设备技术实验所进行重组，以提升整体技术竞争力。
值得一提的是，此次改组距离半导体部门换帅仅一个月有余。三星电子5月21日宣布了一项重大人事变动，任命未来事业计划团部长（副会长）全永铉为DS部门负责人。近期，三星电子还面向HBM等新一代DRAM内存控制器开发、验证等800多个职务招聘有经验的员工。
免责声明：
1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。
2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。
3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。
