高速PCB设计有很多比较考究的点，包括常规的设计要求、信号完整性的要求、电源完整性的要求、EMC的要求、特殊设计要求等等。本文主要是针对高速电路信号总线做了一些比较常规的要求列举了一些检查要点，其实还可以进一步的细化，比如针对1.6mm板厚的设计，使用的diff-end via的结构是8mil的drill，16mil的pad，40mil的anti-pad，36mil的via间距。这都需要根据实际的情况而定。所以网上很多经验法则都是仅供参考的，包括本文也是如此。

随着信号速率的提升，特别是5G的到来，使得电子产品设计也是越来越复杂。无论设计的能力有多强、设计经验多丰富，总会出现一些意想不到的问题。因此所以很多公司，都会有一些设计规则，让大家在设计中有据可依，也可以在设计完成之后作为checklist，一步一步的检查。下面列举了一些在信号完整性以及电源完整性中需要检查的点：

1、阻抗是否满足设计要求，这主要根据传输线的结构检查确认，不同的总线有不一样的需求；

2、高速信号线不要跨分割布线；

3、差分对内等长是否满足要求。对于速率特别高的总线，尽量满足等相位或者等时的要求；

4、信号线与信号之间的距离是否足够大，使串扰足够小；

5、发送端与接收端的信号线距离尽量远，中间多打大地孔，手机板的话最好要大于5mm以上；

6、在高速电路的PCB板中不要出现孤铜，要么去掉，要么在浮铜上加主GND；

7、观察高速信号的stub是否足够短，是否需要使用Back-drill；

8、高速信号线在换层时，其via附近是否有伴随GND Via；

9、如果信号线有冗余设计，要确保传输线的stub要足够短，尽量减少信号完整性问题；

10、电源平面的设计是否满足通流的要求，最好内部仿真通过后再发板；

11、IC去耦电容的摆放是否合适，一般都是越小容量的电容越靠近芯片的摆放原则；

12、去耦电容的出线是否满足短而粗的要求；

13、RF阻抗线不要走锐角；

14、热敏电阻尽量靠近PA摆放，小于2mm；

15、IQ、Qlink线不要和PMIC功率电感走线重合，即使隔了几层地，因为功率电感的电磁辐射比较强，会影响整个地的环境，从而影响到灵敏度；

以上只是之前做产品时做的关于高速产品设计简单SI部分的checklist。对于具体的产品和总线都有布线和结构等具体的要求。

不管是设计工具，还是仿真工具都在朝着越来越方便高效的方向发展。这样工程师在设计过程中都可以方便地使用工具进行仿真验证并检查设计的是否满足要求。如果还有不懂的，欢迎私信交流。